9月起，智东西公开课品牌全新升级为智猩猩。智猩猩定位「新科技」服务平台，聚焦人工智能与前沿科技，提供公开课、在线研讨会、讲座、峰会等线上线下产品，并面向企业侧和用户侧进行价值服务探索。

9月，智猩猩IC与算力教研产品组策划推出「RISC-V技术公开课」，现阶段上线三讲。爱普特微电子应用部总监魏柠柠、进迭时空CPU设计总监费晓龙、奕斯伟计算车载系统事业部常务副总经理蒋科三位技术决策者将参与并进行直播讲解。

目前，「RISC-V技术公开课」第一讲已顺利完结，爱普特微电子应用部总监魏柠柠以《RISC-V通用MCU设计与挑战》为主题进行了直播讲解。错过直播的朋友可以点击底部【阅读原文】收看完整回放。

9月27日19:30，「RISC-V技术公开课」第二讲将开讲，由进迭时空CPU设计总监费晓龙主讲，主题为《高性能RISC-V核X100的架构设计与虚拟化实现》。

进迭时空专注于研发下一代RISC-V架构的高性能CPU，并提供软硬一体优化的计算解决方案。进迭时空第一代RISC-V融合计算处理器核X100在在通用计算性能上，单核跑分达到7.5 SPECint2k6/GHz，Coremark达到7.7/MHz，Dhrystone达到6.5DMIPS/MHz，最多可以支持16个核同步计算。在融合计算方面，X100也做了大量的定制优化，16核最多可提供超8TOPS@INT8的算力，并对常见的机器视觉算法、SLAM算法等做了深度优化。

此次公开课，费晓龙首先会介绍RISC-V在高性能处理器领域的发展前景，然后分享进迭时空X100的功能特性与设计思路，并重点讲解RISC-V的虚拟化实现、X100的PPA优化方法及其编译器和生态构建进展。

第二讲信息

 主 题 

《高性能RISC-V核X100的架构设计与虚拟化实现》

 提 纲 

1、RISC-V在高性能处理器领域的前景

2、RISC-V核X100的功能特性与架构设计思路

3、RISC-V虚拟化实现及X100 PPA优化

4、编译器以及生态构建进展

 主 讲 人 

费晓龙，进迭时空CPU设计总监，2012年开始进入CPU核研发领域，参与多款核高基项目，负责超标量乱序核架构与设计，包含乱序调度，访存子系统和向量浮点执行单元以及相关ESL建模。

费晓龙拥有授权10+篇专利，另有数篇公示专利，参与过MIPS，X86，RISCV等多种指令集处理器核设计，流片成功的芯片面向笔记本，服务器以及IOT等不同领域。

 直 播 时 间 

9月27日19:30-20:30

报名方式

对此次公开课感兴趣的朋友，可以扫描下方二维码添加小助手陈晨进行报名。已经添加陈晨的老朋友，可以给陈晨私信，发送“RISC-V2302”即可报名。

同时为了便于交流，针对「RISC-V技术公开课」还将设置专属交流群，并邀请主讲人入群。想要加入交流群与主讲人认识的朋友，也可以添加陈晨进行申请。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。